PG电子前次固然管理了幼张的题目，却激励了他对内存道理的趣味。这不他又来找我了，说我还欠他一个评释。此次咱们约正在一个咖啡馆相会，此次实质有点深化，我带了些图片，幼张也点了一大杯美式，铺排大干一场。看着他有劲的式子，我也定夺毁人不倦，把他也带入IT工程师的不归道。。。

　　为清晰解前几天说的几个延迟参数，不得不先容下DIMM的寻址形式。也许你发觉了前次先容Rank和chip的相干时，有个Bank/Column/row咱们没有讲到，它们和若何寻址亲切相干。还记得前次的图片吗？

　　这是个DDR3一个Rank的示妄图。咱们把左边128MB Chip拆开来看，它是由8个Bank构成，每个Bank中央是个一个存储矩阵，就像一个大方格子阵。这个格子阵有良多列（Column）和良多行（Row），如此咱们思存取某个格子，只须要见知是哪一行哪一列就行了，这也是为什么内存可能随机存取而硬盘等则是按块存取的道理。

　　说到这里，幼张来了兴味：“我晓得，我晓得，大学学过，筹划机构成道理内部讲过，这是存储单位的行地方线和列地方线，中心谁人格子内部是一个Bit！”。幼张左右的学问还不少呢! 不过这里只是有些仿佛，可能这么设思，但不尽然，CAS#和RAS#惟有一根信号线。现实上每个格子的存储宽度是内存颗粒（Chip）的位宽，正在这里由8个Chip构成一个Rank，而CPU寻址宽度是64bit,是以64/8=8bit，即每个格子是1个字节。采用每个格子也不是简易的两组信号，是由一系列信号构成，以这个2GB DDR3为例：

　　行有用。RAS#低电平，CAS#高电平。意味着现能手地方有用，同时正在A0-A13传送地方信号，即2^13个Row可能采用。

　　一气说了这么多，我不禁口干舌燥，停下来喝了一大口咖啡。幼张认为我说完了，焦炙的问我：“我好似听懂了，然而那好几个数字还没讲呢。”。别焦炙啊，且听我冉冉道来。正由于探访一个数据须要大致三步，为了保障信号的完善性，措施直接要有区隔，一同发出来会酿成混乱，间隔太近也会为采样带来难度，容易引入噪音。是以时序额表紧要，

　　幼张一看到这个图，不禁大叫:”太丰富了，看得我都犯群集惧怕症了，看不懂！“。不要紧，咱们拆开了一个个看。

　　CAS Latency。CL是指CAS发出之后，仍要过程肯定的时分才干稀有据输出，从CAS与读取号令发出到第一笔数据输出的这段时分，被界说为CL（CAS Latency，CAS时延）。因为CL只正在读取时显露，是以CL又被称为读取时延（RL，Read Latency）。也即是咱们上面第3步读取时须要的时分。CL是延迟内部最紧要的参数，有时会孤单正在内存标签上标出如CLx。它告诉咱们多少个时钟周期后咱们才干拿到数据，CL7的内存会延迟7个周期才干给咱们数据，CL9的则要等9个。是以越私人们越能更疾的拿到数据。幼心这里的周期是真正的周期而不是标注的DDR3 1333MHz的周期，由于一个周期传输两次，线MHz。如下图，是CL7和CL9的例子：

　　：RAS到CAS时延。正在发送列读写号令时必要要与行有用号令有一个间隔，这是遵照芯片存储阵列电子元件响适时分所拟定的延迟。即措施1和2要间隔的时分。这个间隔当然也是越疾越好了，下面是个tRCD=3的例子：

　　: 预充电有用周期（Precharge command Period）。正在上一次传输落成后到下一次行激活前有个预充电历程，要过程一段充电时分才干准许发送RAS。也即是措施1的打算事务要做多久。下面是个例子：

　　另有两个仿佛的时延tRAS和CMD，我看到幼张都疾睡着了就不讲了。总之，全数这些时延联合组成了全体时延，而时延是越幼越好。

　　说了这么多，幼张总算搞懂内存标签条上的4-4-4-8, 5-5-5-15, 所代表的 CL-tRCD-tRP-tRAS-CMD都是啥道理了。然而幼张有点搞不懂，这些数据印正在纸上消费者是看懂了（现实上坊镳没多少人分解），可电脑又没长眼睛硬件，它是若何晓得的呢?原本，每个DIMM正在板子上都有块幼的存储芯片（EEPROM），上面具体记实了席卷这些的良多参数，另有出产厂家的代码等等PG电子，这也是BIOS为什么能晓得咱们插了哪种内存的道理。正在幼张的内存条上，我指给了他看:

　　现实上跟着DDR的一步步进化，这些延迟的时钟周期个数也正在步步提升，但因为频率的加疾，现实上是正在时分是正在冉冉的裁减的。

　　今世内存驾御器都从北桥移入CPU内部，况且内存驾御器都可能同时操作多个通道。楷模的台式机和条记本CPU很早就赞成双通道，现正在还参加了三通道。若是数据散布正在插正在差异的通道上的内存条上，内存驾御器可能不管上面这些延迟啊时序啊，同时可能读取他们，速率可能翻倍以至三倍！幼张听了跳了起来:”我也要翻倍！”。别急，要启用多通道，最初要插对插槽。现正在主板成立商为了让幼白用户插对内存条，经常用色彩标识内存通道。幼心统一个通道色彩差异！是以要把内存插正在色彩肖似的内存插槽里，才干让内存盘踞差异的通道。最好有主板手册检验一下，插好晚辈入BIOS内部看看现正在内存状况是不是多通道形式。

　　看着幼张擦掌磨拳的式子，我不禁给他泼了盆冷水。幻思美好，实际残酷。多通道正在良多时分用途并不清楚！由于秩序的部分性，一个秩序并不会把数据放到各个地方，从而落入另一个DIMM里，往往秩序和数据都正在一个DIMM里，加上CPU的Cache自身就会把数据帮你预取出来，这个提升就个不清楚了。除非你运转良多巨型职责才行。

　　“啊，我都是开一个游戏打，对我来说没啥用途啊，几乎是鸡肋！”，幼张说。也不尽然，另有种方法，即是让统一块内存散布到差异的通道中去，这种身手叫做Interleaving。如此无论Cache掷中与否都可能同时存取，多通道的身手才干施展更大的用途。“太好了，要若何才干开启这个interleave呢？”，我不禁呵呵了，这个成效通常惟有任职器CPU才有，你的i5假使有了，谁去买几千上万的任职器CPU呢？

　　“你这不是空话吗，我要若何样才干搭修个发热机才配有的高速内存呢？”。原本幼张可能置备发热级的内存条。这些内存条DDR3标注抵达2133以上！不过要幼心，若是咱们把这些内存插入通常主板，很有或许会运转正在1333或者1600上面，由于这是DDR3规矩的最高频率。好马配好鞍，要有个能赞成超频内存的主板，正在主板BIOS内部升压升频才干真正用好这些发热内存条。

　　时分差不多了硬件，我向幼张保障下次还会先容诡秘的BIOS若何初始化内存，正要拜别。幼张拉住了我，说：“你前次挖的坑还没填呢！”“什么坑？”也许是我挖坑太多，记不住了。“即是前次你让我回去思的三个题目。第一个我晓得了，DIMM有防呆口，几代DDR防呆口位子差异，插不进去，我正在网上google过了，后面两个实正在思不出来”。好吧，那咱们长话短说，现实上两个题目可能一同答复，即日咱们晓得DDR每代的各样时延参数是上升的，是以若是两代一律的频率，现实上本能有或许还会降低！譬如DDR2 800正在良多时分比DDR3 800的时延要幼。咱们可能以为每代的开始比前一代的低，有一段重合期PG电子，正在频率上去后会补偿时延的时钟个数不同，对照时延是clock个数，而不是时分，clock疾了，有或许时延会更幼。而这段重合期，也为差异的贸易计谋留下了空间。

　　幼张如故捉住我，他不晓得从哪里查了些名词，什么预取个数每代填充，而内核频率差异于表部频率等等。我心愿他能本人找找原料看看PG电子，也趁机挖了个新坑:

　　1. 为什么每代DDR要升级，不直接把频率向上提升就行了，为什么没有DDR2 3200的内存？

　　2. DDR的内存如故并行的数据，串行坊镳可能更高速，比格更高，为什么不弄个串行探访的内存呢？PG电子内存系列二：深化知谈硬件谈理